若干

中科院信工所

数字电路设计工程师

2) 任职要求： 熟练掌握Verilog、VHDL或Chisel； 熟练应用Synopsys、Xilinx的EDA工具和FPGA验证流程； 熟悉Makefile、Shell、Python或其他脚本工具的使用 具备良好的学习、沟通和团队合作能力 3）岗位经验 有流片经验者优先； 计算机体系结构、数字电路设计等专业优先； 了解RISC-V指令集和工具链优先； 了解典型处理器流水线结构或SoC搭建优先； 有处理器芯片安全研究背景者优先

硕士

15-21K